



EXCERCICIS SISTEMES ELECTRÒNICS DIGITALS: FULL 4
2^{on} CURS D'ENGINYERIA TÈCNICA INDUSTRIAL. ESPECIALITAT
ELECTRÒNICA INDUSTRIAL
CIRCUITS SEQÜENCIALS

1. Dissenya un sistema digital que dupliqui el període d'un rellotge (CLOCK) en funció d'un senyal d'habilitació INPUT.



Dissenya un circuit divisor de freqüència que permeti generar senyals de rellotge de períodes $2T$, $4T$, $8T$ i $16T$ a partir d'un únic rellotge de període T .

2. Dissenya un comptador mòdul 60 a partir de dos comptadors de mòdul 16 (Integrats SN74163)
3. Analitzau el circuit de la figura, on els biestables es disparen per flanc, i obteniu la seqüència que es genera partint de l'estat inicial $Q_1 Q_2 Q_3 Q_4 = 1000$. Aquest circuit té bloqueig (si entra en un estat donat no hi sortirà mai), donau una solució modificant el circuit.




4. Fent servir exclusivament els següents mòduls:

- Un Sumador complet MSI
 - Un *flip-flop* tipus D i un *flip-flop* tipus T
 - Registres de desplaçament MSI i un comptador MSI
- a) Dissenyau un circuit que, controlat per un senyal inicialització “start” sumi dos números de 8 bits i deixi el resultat en un dels registres.
- b) Especificar el funcionament del circuit



5. Utilitzeu un decodificador de 2 a 4 bits, portes NAND i flip-flops tipus D disparats per flanc per a dissenyar un registre de desplaçament de 4 bits amb el funcionament descrit a la taula:

S1	S0	Mode de funcionament
0	0	Desplaçament a la dreta
0	1	Desplaçament a la esquerra
1	0	Clear síncron dels 4 flip-flops
1	1	Carrega paral·lela dels 4 flip-flops

6. Dissenyeu un circuit digital que per cada 16 flancs de rellotge proporciona un 0 durant 14 períodes i un 1 durant 2 períodes (Veure figura adjunta).



7. Dissenya un circuit digital que aproximadament a cada hora faci una mesura de temperatura amb el sensor de National Semiconductor LM74 i comprovi si esta entre 20°C i -30°C.
8. Considera el sensor de distància de la companyia SHARP GP2D02 i dissenya un sistema digital que generi de forma continua la senyal “Vin” d’entrada al sensor.
9. Considera el sensor de distància GP2D02 i dissenya un sistema digital que detecti un objecte que estigui a una distància inferior a 40cm.
10. La figura mostra dues propostes de circuit per generar un senyal retardat (OUT) un determinat nombre de polsos de rellotge respecte a un altre senyal (IN). Ambdós circuits permeten elegir el retard desitjat mitjançant *jumpers*. Dibuixeu dos cronogrames, un per cada circuit, a on es mostrin els distints senyals que hi intervenen. Si la freqüència de rellotge es de 10 MHz, indiqueu el màxim i el mínim retard del senyal OUT



11. Es vol actualitzar el contingut d'un flip-flop tipus D amb la informació que porta una de les línies d'un bus de dades de 8 bits. Un senyal A codifica en tres bits el nombre de línia que porta la dada que el flip-flop ha de emmagatzemar. Es demana el disseny del sistema, amb les següents restriccions:
- No es poden emprar portes lògiques tipus AND, NAND, OR, etc.
 - El flip-flop estarà sincronitzat per un rellotge CLK.
 - S'han d'emprar decodificadors, no multiplexors.