



EXERCICIS SISTEMES ELECTRÒNICS DIGITALS: FULL 3
2^{on} CURS D'ENGINYERIA TÈCNICA INDUSTRIAL.
ESPECIALITAT ELECTRÒNICA INDUSTRIAL
CIRCUITS COMBINACIONALS I SEQÜENCIALS

- 1 Utilitzant descodificadors 74138 (mostrats a la figura) i el menor número de portes possible, ¿com dissenyaries....

- a) Un decodificador 4 a 16?
b) Un decodificador 5 a 32?.



- 2 Determina el mapa de memòria de la ROM per tal de que a la sortida tinguem la funció $F=(a+b)c+ab(c')$




Sol:

a	b	D

- 3 Implementar la funció


$$f(a, b, c, d) = \sum m(1, 3, 4, 9, 14, 15) \text{ fent servir:}$$

- a) Un multiplexor de 8 entrades.
b) Un multiplexor de 4 entrades i portes NOR.
- 4 Dissenyar una xarxa que ordena dos cencers, representats per 4 bits, utilitzant únicament un multiplexor MSI estàndard de 4 x 2 entrades i un comparador MSI estàndard de 4 bits. Determina $f(x, y, u)$.



- 6 Dissenya amb un decodificador de tres bits i una porta NAND un sistema que implementi la funció $F(x,y,z)=\sum(1,4)$.
- 7 Es disposa de ROMs de n línies de direcció i m bits per paraula, totes elles amb CS (Chip Select). Dissenya una ROM amb CS, n línies de direcció i 2m bits per paraula.
- 8 Es disposa de ROMs de n línies de direcció i m bits per paraula, totes elles amb CS (Chip Select). Dissenya una ROM amb n+1 línies de direcció i m bits per paraula.
- 9 La figura mostra un comparador de dos nombres de 1 bit i la seva taula de veritat. Es vol obtenir un comparador de nombres de 6 bits utilitzant el menor número de comparadors de 1 bit usant exclusivament els comparadors de 1 bit.

C_i	A_i	B_i	E_i
0	-	-	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1



- 10 Repetir el problema anterior però tenint en compte que el temps de retràs del sistema no ha de superar 4T, on T és el retràs associat al comparador de 1 bit.
- 11 Dissenyar un sistema combinacional amb dispositius MSI (veure full de dispositius MSI de teoria) que a partir de dos nombres de 3 bits $A=(A_2A_1A_0)$ $B=(B_2B_1B_0)$ et proporioni 2A quan $A>3$ o B/2 en qualsevol altre cas.
- 12 Dissenya a partir de quatre Full-adders 74F283 un sumador de 16 bits.

- 13 Dissenya a partir de mòduls MSI una unitat aritmètica que a partir de 2 nombres de 4bits ($A=(A_3A_2A_1A_0)$ $B=(B_3B_2B_1B_0)$) i d'un senyal de control $S=(S_1S_0)$ et faci les operacions: *suma, resta, increment i decrement*. ($A+B, A-B, A+1, A-1$).
- 14 A partir de comparadors del tipus 74F85 dissenya un comparador de 16 bits.
- 15 Realitza un sistema amb mòduls MSI que multipliqui un número binari sense signe de 8 bits (A_{7-0}) per 129.
- 16 Dissenya una ALU de quatre bits que realitzi les operacions de ($A+B, A-B, A+1, A-1, AND(A,B), OR(A,B), EXOR(A,B), NOT(A)$). Utilitza només mòduls MSI estàndard.
- 17 Es vol dissenyar un circuit que presenti en un display 7-segments el major de dos dígit decimals codificats en binari, A i B. La figura presenta un esquema del circuit. Utilitzant integrats MSI de la família 74LS dissenyeu el sistema, detallant com s'interconnecten els diferents integrats.

